理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如，电源电压为4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37，在高电平时典型的输出阻抗为45；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑，串联匹配电阻的选择一般在10~75之间。串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗，且只需要一个电阻元件。
8.3.4合理地解决阻抗匹配问题
阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理地应用，需要衡量多方面的因素。例如，在系统主板的设计中，由于总线上的频率较高，阻抗反射效应非常明显，直接导致了第二次电路板工作不稳定，通过采用100MHz的Agilent示波器，观察到数据总线上存在明显的阻抗反射现象，如图8.25所示。
从串联终端匹配的理论出发，在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，从而抑制从负载端反射回来的信号发生再次反射。并联终端匹配的理论出发点是在信号源端阻抗很小的反射抑制措施示意图
情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。
在实际的应用中，通过反复的实验，在AT91RM9200的数据总线上采用了单电阻加上拉电阻的方式，能够有效抑制阻抗反射，提升总线信号的上升沿速度，如图8.26所示。
8.4高频电路中的信号串扰问题
串扰就是指一条线上的能量耦合到其他传输线上，它是由不同结构引起的电磁场在同一区域里的相互作用而产生的，串扰产生的根本原因在于信号线之间存在互感和电容。串扰在数字电路中非常普遍地存在着：芯片内部、PCB板、接插件、芯片封装及通信电缆中都可能出现。消费者对产品的要求越来越倾向于小而快，在这种情况下，数字电路系统中的串扰问题就越来越突出。
1.感性串扰的计算
感性串扰如图8.27所示，由基尔霍夫定律可以得出：
在这里Vx为不完全匹配情况下调整后的近端或远端串扰值，R就是终端匹配电阻，Z0为传输线特性阻抗。因此，如果信号的上升或者下降时间小于传输线延迟，那么近端串扰最大幅值与上升时间无关。如果信号的上升或下降时间大于传输线延迟，那么近端串扰的大小与上升时间有关。远端串扰在任何情况下都和信号的上升或者下降时间有关。
从上面的推导过程可以看出，影响串扰的原因主要有两个方面：信号特性、传输线结构及材料特性。其中信号特性有输入信号电压V1及其上升时间tr，传输线参数有d，L，C，Lm，Cm，这主要和传输线的d，S，H，W，T，·r有关。控制好这些参数就可以有效地减小串扰的电压值。
8.4.1数字信号的开关状态对传输线性能的影响
使用等效电路来进行串扰模拟是最为普遍的串扰分析方法，图8.29描述了将两条耦合传输线按照SPICE模型分为N段的等效电路模型，只有这样建立的电路模型才能表征连续的传输线特性，而不是一些集总的电感、电容和电阻的特性。
和速度变化的等效电路图
当多根传输线相互之间靠得很近的时候，传输线之间的电场和磁场将以各种特殊的方式相互作用，传输线上的信号状态决定了这种特殊方式。这种相互作用的重要性在于能改变传输线等效的特性阻抗和传输速率。图8.30是差模和共模情况下推导阻抗和速度变化的等效电路图。
1.差模情况下
当两根耦合的传输线相互之间的驱动信号幅值相同但相位相差180度的时候，就是一个差模传输的模型。在此情况下，传输线的等效电容因为互容的加倍而增加，但是等效电感因为互感的减小而变小。
2.共模情况下
当两条耦合传输线上驱动信号的幅度与相位都相同时，称为共模传输模式。此时，传输线的等效电容将随着互容的减少而减少，同时等效电感却因为互感的增加而增加。
在前面已经阐述过，由串扰引起的阻抗变化取决于互感和互容的幅度大小，而这些相互耦合的寄生参数又在很大程度上与导线的截面几何尺寸有关，因此阻抗的变化也就和传输线的截面尺寸有很大关系。在PCB板材的介电常数下，低阻抗传输线上因为串扰引起的阻抗变化比高阻抗线上的来得小些，这是因为低阻抗传输线和参考平面的耦合比较大。如果传输线与参考平面的耦合加强，那么它和相邻线之间的耦合将减弱。低阻抗传输线通常通过增加传输线的线宽和减少介质的厚度实现。然而，这些选择都有负面效果。线宽太大将占用更大的布线空间，介质太薄将大大提高成本。
3.减小串扰的一般方法
(1)将两条传输线之间的距离增大到规则允许的最大情况。
(2)在设计目标阻抗时，应该尽量使得传输线可以紧密地与地平面进行耦合，这样可以减少对临近信号线的干扰。
(3)对于要求严格的网络在系统设计时可以使用差分线技术。
(4)如果相邻层的传输线有较严重的耦合存在时，走线时应彼此正交。
(5)最小化信号间平行走线的长度。
(6)合理布局，防止布线时出现拥挤。
8.4.2高频线路设计中的电磁辐射
电磁干扰源与受干扰装置间的耦合可以归纳为三个途径：辐射、感应和传导。辐射发生在远场的环境中，感应属于近场的环境。不管近场还是远场，统称为辐射EMI。通常远场和近场以为区分标准，大于该距离即为远场，反之为近场。对于高速数字电路设计人员来说，当频率超过1GHz时，4.8cm距离就要看做远场环境。
对于高速数字系统而言，印刷电路板上的逻辑组件本身除了扮演干扰源外，同时也是受干扰源。数字电路的辐射干扰主要有共模辐射和差模辐射两种。其中差模辐射主要发生在数字电路的磁场回路，而共模辐射则是由于I/O带状线或者控制线出现双极的情形，对于共模和差模引起的辐射问题，可以应用电偶极子和磁偶极子的模型来分析。事实上，共模电流产生的辐射干扰是PCB上EMI形成的主要根源。
1.差模辐射
2.共模辐射
共模辐射主要是由接地噪声所造成的。该噪声会在电路板的接地层间形成一个电位差，这个电位差的能量可以直接经由印刷电路板的I/O带状电缆或者是经由空中传送出去，如带状电缆贴着机壳布线。为了抑制由I/O带状电缆所传递出去的共模辐射，常采用铁磁材料的共模扼流圈。铁磁磁性材料具有电气阻抗高，涡流损失较少，故拥有极佳的高频特性，它的饱和磁通密度很低，因此常用磁珠隔离高频的共模辐射。
8.4.3印制板的电磁兼容性的设计与解决
在工程实际中的PCB制作过程中，除了需要认真仔细地解决好信号的反射问题、串扰问题和电磁辐射问题，同样需要从以下几个方面对实际问题进行解决，这些问题合理的处理和解决对于保证PCB板良好的电磁兼容性同样能够起到至关重要的作用。
1.合理的元件布局
首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。其次，在确定PCB尺寸后，再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行合理的布局。尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。对电路的全部元器件进行布局时，要符合以下原则：严格按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上。尽量减少和缩短各元器件之间的引线和连接，在高频下工作的电路，还必须考虑元器件之间的分布参数效应的影响。PCB的最佳形状为矩形，长宽比为3∶2或4∶3。PCB面尺寸大于200mm×150mm时，应考虑PCB所受的机械强度。在电源部分的设计，也必须考虑功率元件的发热情况，需要为发热元件留够散热空间，保证所有的元件都工作在自己正常的温度范围。
2.合理的布线
对于电源线，应该尽可能宽，并且多层板的设计中，一般都需要专门设置电源层，保证电路板的每一点的电位完全一致。
对于集成电路芯片周围的信号线都是高频的信号线，布好信号线是整个系统板稳定工作的基础。考虑到元器件的实际情况，BGA封装的AT91RM9200管脚的间距是0.8mm，所以考虑到目前实际工艺所能够达到的水平，嵌入式系统主板的核心部分的布线规则设定如下。
(1)信号线设定为5mil(0.127mm)，线间的最小距离为6mil(0.1524mm)。
(2)信号线过孔设定为：孔径10mil(0.254mm)，孔盘15mil(0.381mm)。
(3)印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。
(4)SDRAM内存处的高速信号线尽量做到等长、平行，尽可能地减少导线上过孔的数量。根据原理图的设计可知，32位数据线的低16位进行了外扩，负载效应较大，必须通过SN74ALVCH16245进行总线驱动，所以低16位数据线的驱动能力非常强，特别是在读取外设数据的时候，SN74ALVCH16245直接驱动低16位的总线数据，所以必须与高16位数据线分开布线，否则就会出现强弱信号线混杂在一起，从而容易引起数据错误，造成系统不稳定。
(5)由于数据总线通过外部的扩展，需要带更多的负载，但是又不能影响内存的访问速度，所以必须添加高速总线驱动器SN74ALVCH16245。一方面进行速度不匹配的隔离，保障内存数据的高速存取；另一方面通过SN74ALVCH16245进行总线驱动能力的扩展以便能够带更多的低速负载。
(6)在USB的差分信号线输出方面，需要尽可能平行走线，适当注意线间距离，尽可能地减小差分信号的相互干扰，减少高速数据通信的误码率。
(7)电源线的设计需要根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时，要使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
(8)地线的设计在嵌入式系统中非常重要。在嵌入式系统主板的设计过程中，由于功能模块较多，各个功能模块的频率较高，对电源的质量影响也较大，所以对各个功能模块的供电部分也需要进行适当的隔离处理，如图8.35所示。
图8.35各个模块供电隔离示意图从图8.35可以看出，3V3和GND是系统的主电源，3V3D和GNDD是系统的某一功能模块的供电部分。采用电感和电容组成的型滤波电路可以有效抑制主电路的电源干扰传递到功能模块的供电部分，同时也可以抑制某一功能模块内存的干扰向主电源和其他功能模块传递，影响其他功能模块的正常工作。
在上述的各个功能模块中，UDA1380的功能模块是负责音频信号的输入输出，它是一个数字电路和模拟线性电路的组合。在该电源的内部，除了需要通过型滤波电路将电源与主电源隔离开来，并且还应该将它们尽量分开，单独进行布线，数字地与模拟地分开单独布线，最后通过一个零电阻短接在一起。
3.合理的布局退耦电容
PCB设计的常规做法之一是在PCB的各个关键部位配置适当的退耦电容抑制电磁噪声。
一般来说，退耦电容均匀分布在PCB上，如图8.36所示，应用FLO/EMC软件进行仿真，增减去耦电容前后的仿真结果如图8.37和图8.38所示。
从仿真结果可以看出，加上去耦电容后，地平面的电流噪声得到明显抑制，电流噪声主要集中在PCB的中心部位，如图8.37所示。添加去耦电容后，电源和地平面之间的电场也得到了很好抑制，如图8.38所示。
4.合理地安排叠层
在多层电路板的设计中，一个好的叠层结构是对大多数信号完整性问题和EMC问题的最好解决措施。
习题
1.讨论PCB电路板中可以用来防止信号线之间的电磁干扰的措施有哪些？
2.讨论印制板设计时可以采用的防止电磁干扰的措施。
3.思考：如果需要对一个设计好的PCB电路板进行电磁兼容分析，可以采用哪些方法？哪些工具。